|
【機能】 |
| ■ |
16bit/100MHzサンプリングの高速ADCを使用 |
| ■ |
サンプリング周期は10ns〜655.36us(10ns/step)まで調整可能 |
| ■ |
±100mV〜±2Vのシングルエンド入力を2ch |
| ■ |
外部トリガ入力・外部クロック入力を各1ch |
| ■ |
ATT＆GAIN調整機能により入力信号を最適な範囲に調整可能 |
| ■ |
分解能16bitの高精度DACを使用したOFFSET調整が可能 |
| ■ |
OVと基準電圧を使用したキャリブレーションが可能 |
| ■ |
Temporary Memoryとして16Mbit×2（SSRAM）を搭載（1MS/1ch） |
| ■ |
FIFO Memoryとして512Mbit×2（DDR-SDRAM）を搭載（32MS/1ch） |
| ■ |
DMAコントローラを内蔵しCPUを介さずメモリ転送が可能 |
| ■ |
4レーンのPCI Express I/Fを使用した高速データ転送が可能 |
| ■ |
FPGAにユーザーアルゴリズムを搭載可能 |
| ■ |
SPI Flash Memoryに初期設定情報を保存することが可能 |
| ■ |
各4bitのDIO機能 |
| ■ |
搭載したFPGAにより多彩なトリガモード・処理機能を提供（レベルやパルス幅でトリガを設定可能
/ 必要なエッジ部分のみを保存するエッジ抽出機能 / シーケンシャル・トリガによる連続動作） |
| ■ |
移動平均フィルタを設定可能（4,8,16サンプリング平均） |
|
|
