

**MISH**  
INTERNATIONAL

# SP Devices社インターリーブ技術


**株式会社ミツシュインターナショナル**

〒190-0004 東京都立川市柏町4-56-1  
TEL:042-538-7650 FAX:042-534-1610  
<http://www.mish.co.jp>

## 1. インターリーブとは

市場に出回る最高速度のADコンバータを使用してもサンプル速度が足りない場合、複数のADコンバータを使用して位相をずらしたクロックを与えることでサンプル速度を上げるインターリーブという手法を取っています。

右図において400MHzのADCを4つと位相の90度異なる4つのクロックを使用した場合は1.6GHzでサンプリングが可能になります。



## 2. インターリーブによる特性劣化

インターリーブは簡単にサンプル速度を上げられるため便利な反面スプリアス(入力信号には存在しない周波数成分)を発生させてしまいます。以下がスプリアスの主な要因です。

### 1) ゲイン誤差



複数のADコンバータの特性は必ずしも同一ではなく、電圧方向のゲインが異なることで正確なサンプリングができなくなり、スプリアスを発生させます。

### 2) タイムスキュー誤差

クロックソースからADコンバータまでの配線長も同様に各ライン異なる為各ADコンバータ間の位相にずれが生じ、4つのADコンバータを使用した場合90度の位相にならず、結果としてスプリアスを発生させます。

### 3) オフセット誤差


上記1)と同様に各ADコンバータのオフセット特性は同一ではないためスプリアスの原因となります。




### 3.SP Devices社によるインターリーブによる特性劣化対策

インターリーブによる特性劣化を防ぐためにSP Devices社では長年に渡る研究により劣化を0にするIPコアの開発に成功しました。


右図のFPGA内に組み込まれたADXというIPコアを使う事により通過前に見られたスプリアスの除去が完全に行われることでSFDR、SNR、ENOBが改善されています。(下図では25dBのSFDRの改善)



IPコアによる補正前



IPコアによる補正後



### 4.SP Devices社によるインターリーブの特徴

以下がSP Devices社インターリーブIPの特徴になります。

- 1)16bitまでのADCに対応
- 2)キャリブレーション信号の入力が不要
- 3)急激な温度変化にも対応
- 4)ボード開発後のチューニング、トリミングが不要

## 5. インターリーブFPGA IPコア

SP Devices社ではインターリーブによる特性劣化対策をサポートした高性能『インターリーブFPGA IPコア』を販売しています。市販のADCデバイスを2個又は4個並列接続することで超高速A/Dボードを開発することが可能です。

---

### ■ ADX2 Design Kit : 2個のADCをインターリーブ接続可能



- 特徴: 1) サンプリングレートを2倍に拡張  
2) 分解能: 16bitサポート  
3) Xilinx Virtex-5 用 FPGA-IP

### ■ ADX4 Design Kit : 4個のADCをインターリーブ接続可能



- 特徴: 1) サンプリングレートを4倍に拡張  
2) 分解能: 16bitサポート  
3) Xilinx Virtex-5 用 FPGA-IP