042-538-7650

phonelink_ring

 

フェーズドアレイレーダ

HOME > アプリケーション > フェーズドアレイレーダ

レーダ

概要

仕様

上図はアメリカ Pentek 社の 『Model 53661』 を使用したフェーズドアレイレーダの応用例です。
システムは Model 53661 (A/D + FPGA) ボードと CPU ボードで構成されています。
Model 53661 は、VPX タイプの高速 A/D ボードで 16 bit, 200 MHz の A/D コンバータを 4 ch 搭載しておりビームフォーム受信機として構成する事ができます。
サンプリングしたデータは Virtex-6 FPGA 内のデジタル・ダウン・コンバータで目的のチューニング周波数を設定し、デシメーションフィルタで 2 ~ 65,536 の範囲で間引きしてベースバンド信号に変換します。
変換後のデータは Beamformer IP コアの加算器に転送され 4 ch の信号を加算します。さらに、8 ch の場合はもう一枚のボードにギガビットシリアルで転送し 8 ch の信号を加算します。
演算結果は FIFO 経由でホストから読み出します。オプションで大規模の FPGA を選択する事でユーザアルゴリズムを実装して使用することができます。
デジタル・ビームフォーミングのプラットフォームとして最適です。また、複数のボードを同期して使用すれば更に多チャンネルのフェーズドアレイレーダにも応用できます。

機能

  • 最大 6 GHz の RF 信号を受信・デジタル化
  • 帯域幅: 最大 40 MHz
  • FPGA で DDC (デジタル・ダウン・コンバート) してベースバンドに変換
  • FPGA に変・復調アルゴリズムをインプリメント可能
  • VHDL / Verilog による FPGA 開発サポート
  • 10Gb Ethernet でデータ転送

スペック

A/D

  • チャネル数:4 ch
  • サンプリング周波数:200 MHz
  • 分解能:16 bit
  • AC カップリング

FPGA

  • ユーザプログラム用:Xilinx Virtex-6 LX130T(標準), LX240T/LX365T/SX315T/SX475T(オプション)

メモリ

  • QDR2 SRAM:8 MB x 2 (オプションで増設可)
  • DDR3 SDRAM:512 MB x 2 (オプションで増設可)
  • Flash:64 MB

ホストバス

  • PCIe I/F:Gen 1: x4, x8、Gen2: x4

フォームファクタ

  • 3U VPX
ブロック図

お問い合わせ

CONTACT