SDR無線信号処理装置PicoSDR 4×4

6GHz RFトランシーバ搭載 4x4 SDR無線信号処理装置

概要

PicoSDR 4x4は、6GHzのRFトランシーバを搭載し、4chの送受信に対応したSDR無線信号処理装置です。 ハーフラックサイズに、RF、A/D & D/A & FPGA を組み込んでおり、1000Base-T で PC からの制御が可能です。入出力チャンネルは Tx/Rx各4chを実装しており、FPGAは Xilinx Virtex-6 を搭載しています。また オプションで CPU ボードを組み込むことができますので、ユニット単体でシステムを完結させることも可能です。FPGA開発は MATLAB/Simulink によるモデルベースデザイン(MBDK)をサポートしており、特にMIMOの研究や通信アルゴリズムの開発に最適です。
仕様
RF入出力 4ch, 70MHz~6GHz
帯域幅 56MHz
FPGA 1x Virtex-6
タイプ ボックス
特徴
❖ 4×4チャンネルを完全に同期
❖ Matlab SimulinkおよびXilinx System Generator(モデルベースデザイン)と完全に統合
❖ AD9361 RF周波数LSI搭載(RFIC)
❖ 最大6 GHzおよび56 MHz BWで定義されたソフトウェア
❖ GNUラジオサポート
❖ 小型フォームファクタ:215 x 48 x 290 mm
❖ 組込みLinux PC:外部コンピューターからリモートで接続、又はスタンドアロンで実行可能
❖ Gigabit Ethernet、PCI Express、VITA-49 Radio Transport Protocol(VRT)を備えたプラグアンドプレイ
❖ 低レイテンシ(75 µsラウンドトリップ)および高速(10 Gbps)PCIeインターフェイス
❖ QAM64 OFDMリファレンスデザイン(詳細はお問い合わせください。)
MBDK(モデルベースデザインキット)
MBDKの図■ MathworksのSimulinkインターフェイスとXilinxのSystem Generatorを組み合わせることにより、VHDL/Verilogの知識がなくてもFPGAイメージを作成できます。
■ I/Oインタフェースのプログラミング、FPGA制約の調整、ドライバーのデバッグなど、お客様が付加価値の低いタスクに費やす時間を大幅に削減します。
■ ホストシミュレーションツールを提供し、シミュレーション内での実際のI/O統合、ステップバイステップのFPGAファブリックデザインの移行、FPGAからホストへの簡単な相互作用、データロギングなどを可能にします。
■ 記録/再生、ホストI/O制御、データストリーミングライブラリなどのツールを提供します。
関連商品

スペック

■ RF帯域 70MHz ~ 6GHz
■ 帯域幅 56MHz (Max.)
■ 入出力チャンネル数 Tx/Rx:4ch/4ch
■ FPGA Xilinx Virtex-6
■ エンベデッドPC(オプション) Intel Core i7
■ ホストインタフェース 1x Gigabit Ethernet
■ ソフトウェア モデルベースデザイン: MBDK
VHDLデザイン: BSDK
ドライバ: Windows, Linux

データシート

お問い合わせ

資料請求や説明のご依頼は、
お電話またはフォームよりお気軽にご連絡ください。

042-538-7650

受付時間 平日9:00~17:00 (土日祝日休業)